

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-152330

(43) Date of publication of application: 31.05.1994

H03H 17/06 (51)Int.CI. G06F 15/31 G06F 15/68 H03H 7/00 H03H 17/02

(21)Application number: 04-302091

(71)Applicant : NEC CORP

(22)Date of filing:

12.11.1992


(72)Inventor: SAKURAI AKINORI

(54) DIGITAL FILTER

(57)Abstract:

PURPOSE: To execute much calculation within a fixed time and to improve the order of filters by providing a digital filter with a switching function for switching the upper and lower bits of an accumulator and a timing generating circuit for generating the timing of the switching function.

CONSTITUTION: The digital filter having 16 bits for data and 16 bits for coefficients, for example, is provided with a RAM 1 having 16-bit width, 16-bit register 2 for storing data for a fixed time, an 8-bit width ROM 3 for storing the coefficient of a filter. an 8-bit register 4 for storing data for a fixed time, and a multiplier 5 consisting of 16 bits × 8 bits. The input/output of an accumulator show whether the lower 25 bits of the accumulator are to be selected or upper 8 to 32 bits are to be selected and show whether the output of an adder 7 is to be inputted to the lower 24 bits or upper 8 to 32 bits of the accumulator 9 in a switching circuit 8. When all upper bits are '0' or '1', processing can be completed only by one multiplication.



LEGAL STATUS

[Date of request for examination]

24.12.1996

[Date of sending the examiner's decision of rejection] 18.04.2000

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19) [本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平6-152330

(43)公開日 平成6年(1994)5月31日

(51) Int Cl. ⁵ H 0 3 H 17/ G 0 6 F 15/ H 0 3 H 7/	1 D 8 400 J 0	7343-5L 9191-5L 8321-5 J	F I 技術表示箇所	
17/	2 L	7037—5 J	審査請求 未請求 請求項の数1(全 7 頁)	
(21)出顯番号	特顯平4-302091		(71)出題人 000004237 日本電気株式会社	
(22)出顧日	平成4年(1992)11	月12日	東京都港区芝五丁目7番1号 (72)発明者 櫻井 昭典 東京都港区芝五丁目7番1号日本電気株式 会社内	
			(74)代理人 弁理士 京本 直樹 (外2名)	


(54) 【発明の名称】 ディジタルフィルター

(57)【要約】

【目的】本発明はディジタルフィルターに関し、特に、 対称な係数を持つFIRフィルター回路に関する。

【構成】本発明は演算するピットを上位ピットと下位ピットで切り替える切り替え同路と、切り替え同路のタイミング生成回路を有している。

【効果】本発明のディジタルフィルターは従来に比べ、2回に分けて乗算するため、乗算器及び加算器のピット数を少なくでき、さらにアキュームレータの上位ピットと下位ピットを切り替えられるため係数の上位ピットが全て0または全て1の場合1回で乗算でき、結果としてフィルターの次数をあげることができるという利点を有している。



1

【特許請求の範囲】

【請求項1】 一定時間毎にディジタル・データを入力 するデータ入力回路と、入力データを遅延させる遅延用 RAMと、前配遅延用RAMの出力を一定時間遅延させ て出力する第1の遅延回路と、(係数ピット数の1/ 2) から (係数ピット数-1) までのピット幅を持つ係 数ROMと、前記係数ROMの出力を一定時間遅延させ て出力する第2の遅延回路と、乗算器と、第1の切り替 え回路と、第2の切り替え回路と、加算器と、アキュー ムレータと、タイミング生成回路と、出力回路を備え、 前記入力回路の出力は前記RAMに入力され、前記RA Mの出力は前記第1の遅延回路に入力され、前記ROM の出力は前記第2の遅延回路に入力され、前記第1の遅 延回路及び前配第2の遅延回路の出力は前配乗算器に入 力され、前記第1の加算器の出力は前記乗算器に入力さ れ、前記係数ROMの出力は前記乗算器に入力され、前 紀乗算器の出力は前記加算器の一方に入力され、前配加 算器の出力は前記第1の切り替え回路に入力され、前記 第1の切り替え回路の出力は前配アキュームレータに入 カされ、前記アキュームレータの出力は前記第2の切り 替え回路に入力され、前配第2の切り替え回路の出力は 加算器の一方に入力され、前記タイミング生成回路の出 力は前記第1の遅延回路と第2の遅延回路と第1の切り 替え回路と第2の切り替え回路に入力されることを特徴 とするディジタルフィルター。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はディジタルフィルターに 関し、特にFIRフィルター回路を有するディジタルフィルターに関する。

[0002]

【従来の技術】従来、この種のディジタルフィルター*

*は、図4に示すように、入力データを遅延させる遅延用 RAM20と、遅延用RAM20の出力データを入力と するレジスタ21と、係数を出力する係数ROM22 と、係数ROM22の出力データを入力とするレジスタ 23と、レジスタ21の出力とレジスタ23の出力を入 力とする乗算器24と、乗算器24の出力とアキューム レータ26の出力を入力とする加算器25と、加算器2 5の出力を入力とするアキューレータ26と、アキュー ムレータ26の出力を入力とする出力回路27と、レジ スタ21とレジスタ23のタイミングを作るタイミング 生成回路28を有する。

【0003】次に、データが16ビット、係数が表1のような16ビットの場合のディジタルフィルターの動作について説明する。まず、遅延用RAM20から16ビットデータをD(12),D(11)…と順次読みだし、レジスタ21に保持する。一方、係数ROMからは、表1の16ビットの係数がC(12),C(11)…と順次読み出され、レジスタ23に保持する。レジスタ21及び23でタイミングをそろえられ、16ビットの乗算器24へ入力される。乗算器14の出力は、D(12)×C(12),D(11)×C(11)…D(-12)×C(-12)となる。乗算器24の出力は32ビット加算器25に入力され、アキュームレータ26の出力と加算される。最初、アキュームレタ26の内容がクリアーされているとすると、加算器25の出力は

 Σ {D (k) \times C (k) }

となる。このようにして、累積加算結果が最終的にアキュームレータ26に格納され、出力回路で出力するという構成をとっていた。

[0004]

【表1】

C (-12)	FED 4	C (1)	171E
C(-11)	007F	C (2)	ED88
C (-10)	0032	_ C (8)	0 C 2 1
C (-8)	F E 9 1	C (4)	FA4·F
C (-8)	0 2 C 8	C (E)	008F
C (-7)	FCSA	· · · C (B)	027C
C (-B)	027C	C (7)	FCGA
C (-5)	008F	C (8)	0 2 C 3
C (-4)	PAF4	C (8)	F E 9 1
C (-8)	0.021	C(10)	0082
C (-2)	ED88	C(11)	007F
C(-1)	171E ·	C(12)	PED4
C (0)	872D		
t		1	

表1 25次フィルター係数

[0005]

【発明が解決しようとする課題】従来のディジタルフィ 6×(タップ数+1)/2の容量がルターでは、データ16ビット、係数16ビットの場 50 模が大きくなるという課題があった。

合、乗算器は16ビット×16ビット、係数ROMは16×(タップ数+1)/2の容量が必要となり、回路規模が大きくなるという課題があった。

[0006]

【課題を解決するための手段】本発明のディジタルフィ ルターは、一定時間毎にディジタル・データを入力する データ入力回路と、入力データを遅延させる遅延用RA Mと、前記遅延用RAMの出力を一定時間遅延させて出 力する第1の遅延回路と、(係数ピット数の1/2)か ら (係数ピット数-1) までのピット幅を持つ係数RO Mと、前配係数ROMの出力を一定時間遅延させて出力 する第2の運延回路と、乗算器と、第1の切り替え回路 と、第2の切り替え回路と、加算器と、アキュームレー 10 タと、タイミング生成回路と、出力回路を備え、前記入 カ回路の出力は前記RAMに入力され、前記RAMの出 力は前記第1の遅延回路に入力され、前記ROMの出力 は前記第2の遅延回路に入力され、前記第1の遅延回路 及び前記第2の遅延回路の出力は前記乗算器に入力さ れ、前配第1の加算器の出力は前配乗算器に入力され、 前配係数ROMの出力は前配乗算器に入力され、前配乗 算器の出力は前記加算器の一方に入力され、前記加算器 の出力は前配第1の切り替え回路に入力され、前配第1 の切り替え回路の出力は前記アキュームレータに入力さ 20 れ、前配アキュームレータの出力は前配第2の切り替え 回路に入力され、前記第2の切り替え回路の出力は加算 器の一方に入力され、前配タイミング生成回路の出力は 前記第1の遅延回路と第2の遅延回路と第1の切り替え 回路と第2の切り替え回路に入力される構成である。

[0007]

【実施例】次に本発明の第1の実施例のディジタルフィルターについて図面を参照して説明する。

【0008】本発明の第1の実施例のディジタルフィル ターのプロック図示す図1を参照すると、この実施例の 30 ディジタルフィルターはデータ16ビット、係数16ビ ットを有し、ディジタル・データ入力を格納するピット 幅16ピットのRAM1と、RAM1の出力を受けて一 定時間保持する16ピットのレジスタ2と、フィルター の係数を格納しているピット幅8ピットのROM3と、 ROM3の出力を受けて一定時間保持する8ピットのレ ジスタ4、16ピット×8ピットの乗算器5と、加算結 果を累積するアキュームレータ9と、アキュームレータ 9の上位ピットの下位ピットを切り替える切り替え回路 6と、乗算器5の出力と切り替え回路6の出力とを入力 40 とする25ビット加算器7と、加算器7の出力をアキュ ームレータ9の下位25ピットに入力するか9~32ピ ット目に入力するかを切り替え回路8と、レジスタ2と レジスタ4とを切り替え回路6とイリアエ回路8のタイ ミングを作るタイミング生成回路11とで構成される。 図3を参照してこの実施例のディジタルフィルターの動 作について説明する。

【0009】 求める出力DOは DO=Σ {D (k) ×C (k) } (k=-12, -1 1, -10…10, 11, 12) である.

【0010】まず、図3の説明を行う。レジスタ4(ROM出力)は図1のレジスタ4の内容で、係数ROM3の係数データ出力を設す。レジスタ2(データ)は図1のレジスタ2の内容で、RAMから読み出されたデータを表す。乗算器は図1の乗算器5の出力を表す。次のアキュームレータ入出力は、切り替え回路6でアキュームレータ9の下位25ビットを選ぶか8~32の上位ビットを選ぶかを示し、さらに切り替え回路8で加算器7の出力をアキュームレータ9の下位24ビットに入力するか8~32の上位ビットに入力するかを示している。1、3、4行目は下位24ビットの場合である。

[0011]

【表2】

オドレス	テータ	アドレス	サーナ	
0	D 4	22	87	
1	FE	28	1 E	
2	7 F	24	1 7	
8	3 2	25	88	
4	9 1	28	E D	
5	FE	27	21	
8	C S	28	0 C	
7	.02	2.9	4 F	
8	9 A	8 0	PA	
9	F C	8 1	8 F	
10	7 C .	3 2	7 C	
11	0 2	3 3	02	
12	8 F	3 4	9 A	
13	4 F	3 5	FC	
14	FA	8.8	CS	
15	21	8 7	02	
16	0 C	38	9 1	
17	8 8	8 9	FE	
18	E D	40	8 2	
1 9	1 E	41	7 F	
20	17	4 2	D 4	
21	2 D	4.8	FE	

妻2 本実施例の係数ROMデータ

【0012】はじめに、RAM1から16ピットデータD(12)が読み出される。このデータは一旦レジスタ2に保持される。一方ROM3には、表2のようなデータが保持されており、最初にC(12)の下位8ピットが読み出され、一旦レジスタ4に保持される。本実施例では、D4という係数データになる。

【0013】 このC(12)の下位8ビットをC(12 L)、上位8ビットをC(12U)と表すことにする。 レジスタ2とレジスタ4の出力は乗算器5で乗算される 50 ので、乗算結果はD(12)×C(12L)となる。こ 5

の出力は、アキュームレータ9の下位24ビットとともに加算器8に入力され加算される。ここで、最初にアキュームレータ9の内容をクリアーしておくとすると、加算器8の出力は乗算結果そのもので、アキュームレータ9の下位にもD(12)×C(12L)が格納される。次にレジスタ2の内容は保持しておき、ROM3からC(12U)が読み出され、一旦レジスタ4に保持される。乗算結果はD(12)×C(12U)となる。この乗算結果はD(12)×C(12U)となる。この乗算結果は、切り替え回路によって選ばれているアキュームレータ9の上位ビット(9ビット~32ビット)とした加算器8で加算される。加算器8の出力はD(12)×C(12)の9ビット~32ビットとなり、切り替え回路8によりアキュームレータ9の9ビット~32ビットとなり、切り替え回路8によりアキュームレータ9の9ビット~32ビットとなり、切り替え回路8によりアキュームレータ9の9ビット~32ビットとなり、切り替え回路8によりアキュームレータ

【0014】次に、RAM1からDい11)が読み出されると同時に、ROM3からC(11)の下位8ピットが読み出され、それぞれレジスタ2及びレジスタ4に保持される。レジスタ2と4の出力は乗算器5で乗算され、出力結果はD(11)×C(11L)となる。この出力は、アキュームレータ9の下位24ピットとともに加算器7に入力され、加算器8の出力は

D (12) ×C (12) -D (11) ×C (11L) となる。係数C (11) は (007F) Hで上位8ピッ トは全て0であるため

D (11) ×C (11L) =D (11) ×C (11) となるため、加算器7の出力は

 $D (12) \times C (12) + D (11) \times C (11)$

となる。このように、上位8ビットが全て0または全て 1の係数に関しては、下位ビットのみの累積加算を行 30 い、それ以外の係数に関しては、下位の乗算結果と上位 の乗算結果の累積加算を続けることによって

DO= Σ {D (k) \times C (k) } (k=-12, -11, -10...10, 11, 12)

を得ることが出来る。

【0015】次に本発明の第2の実施例のディジタルフィルターについて図面を参照して説明する。本実施例のディジタルフィルターは、データ16ビット、係数16ビットを有しているが、乗算器3係数ROM、および加算器のそれぞれのピット数が第1の実施例と異なる。この第2の実施例のディジタルフィルターは、フィルターの係数を格納しているビット幅10ビットのROM53と、16ビット×10ビットの乗算器55と、7は乗算器5の出力と切り替え回路と出力を入力とする27ビット加算器77とを有しそれ以外は第1の実施例と同じ構成であり同一構成要素には第一参照してある。

[0016]

【表3】

アドレス	ゲーク	アドレス	ナーク
0 1 2 3 4 5 6 7 8 1 1 1 2 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	2 D 4 F 2 2 1 3 A C F F E 1 2 3 8 B E 5 D 2 8 B E 5 D 2 B B E 5 D 2 B B E 5 D 2 D E 6 B B E 6 D E 6 D E 6 B B E 6 D E 6	17 18 19 221 223 245 226 227 228 228 228 228 228 238	019 319 008 319 008 319 009 319 009 219 009 219 009 009 009 009 009 009 009 009 009 0

表3 本実施例の係数ROMデータ

【0017】 このようなROMデータを用いると実施例 1と同様にして出力DOは、

DO= Σ {D (k) \times C (k) } (k=-12, -11, -10...10, 11, 12)

持される。レジスタ2と4の出力は乗算器5で乗算さ を得ることが出来る。この実施例2の場合実施例1に比れ、出力結果はD(11)×C(11L)となる。この 20 べて乗算器、係数ROM、加算器のビット数が増える 出力は、アキュームレータ9の下位24ビットとともに が、演算回数は増やせるという利点がある。

[0018]

【発明の効果】以上説明したように、本発明のディジタルフィルターは、2回に分けて乗算するため、従来に比べ乗算器及び加算器のピット数を少なくでき、さらにアキュームレータの上位ピット下位ピットを切り替える切り替え機能とそのタイミングを作くタイミング生成回路を有するため、上位ピットが全て0または全て1の場合には、1回で乗算を終えることが出来、同じ時間内で多くの計算が出来る即ちフィルターの次数を上げられるという利点を有している。

【図面の簡単な説明】

【図1】本発明の第1の実施例のディジタルフィルター のブロック図である。

【図2】図1を用いたフィルターの構成図である。

【図3】本発明のフィルターの計算ルーチンである。

【図4】 従来例のディジタルフィルターのプロック図である。

【図 5】本発明の第2の実施例のディジタルフィルター 7 のブロック図である。

【符号の説明】

1, 20 遅延用RAM

2, 21 レジスタ

3, 22, 53 係数ROM

4,23 レジスタ


5, 24, 55 乗算器

6 切り替え回路

7, 25, 77 加算器

8 切り替え回路

50 9, 26 アキュームレータ



| (図 2) | (回 2) | (\square 2) |

[図3]

	スタ4 M出力)	レジスタ2 (ナータ)	元算器	アキュームレータ入出力 ISB LSB	アキュームレータ内容
B4 ((241)	D(24)	D(24)=C(24L)	32 24 18 8 1	D(24)=C(24L)
FE ((201)	B(24)	D(24)=C(240)		D(24)=0(24)
π (8(28)	D(23)=C(28)		24 Σ(D(k)=C(k)) k=23
32	(Z) (Z)	0(23)	0(22)=0(22)		24 ∑(0(k)=c(k)) k=22
91 (C(ZIL)	D(21)	D(21)=C(21L)		∑(000)==(b))+0(21)==(211)
FE	C(21 U)	0(21)	B(21)=C(21V)		2(000)=0(0) E-21
C3	C(20L)	0(20)	D(20)=C(29L)		24 ∑(00x)+c(x))+8(20)+c(2011) x-21
02	C(20U)	D(20)	D(20)*C(208)		24 ∑(000)=0(0) k=20
SA (C(18L)	D(18)	D(19)=C(18I)		24 2(800)=c(b))+8(19)=c(18L) k=20
FC :	C(19Ú)	D(19)	D(19)=C(195)		E (DOC)=C(C)
7C	C(18L)	D(16)	D(18)*C(18L)		2(00k)=c(0x)+0(18)=(X18L) i=19
02	C(18U)	0(18)	D(18)=C(18U)		24 ∑(DCk)=C(L)) k=18
&F =	S(III)	D(17)	D(17)=C(17L)		Σ(B(C)=C(C)) k=17
47	C(BEL)	D(16)	D(18)*C(16L)		24 E-17 (D(k)=C(k))+D(18)=C(16L)
FA	C(18U)	0(18)	D(16)=C(16U)		24 Σ(D(U)=C(U)) k=18

